Anbindung des Arbeitsspeichers

Die Anbindung des physikalischen Speichers erfolgt durch den Adressbus, dessen „Breite“ in Bits angegeben wird:.

1. 16 Bit: Maximal 64 KiB. Generation der s.g. 8-Bit-Computer
2. 20 Bit: Maximal 1 MiB. Generation des PC/XT-Standards und der DOS-Ära.
3. 24 Bit: Maximal 16 MiB. Bei PCs der Adressraum des 80286, bei Apple der Adressraum der ersten Macintosh-Computer (Motorola 68000)
4. 32 Bit: Maximal 4 GiB. Bei PCs der Adressraum von 80386 bis Pentium 4/Athlon. Bei Apple Adressraum bis Macintosh G4.
5. 64 Bit: Maximal 16 EiB. Bei PCs der Adressraum von AMD64 und Intel Itanium, bei Apple der Adressraum des Power Mac G5.

Siehe: Vorsilben der 1024er-Größenordnungen.

). die Breite des Datenbusses gemeint, die nicht notwendigerweise etwas mit der Breite des Adressbusses zu tun hat. A. (Allerdings ist mit der Anzahl der Bits einer Prozessorgenerationen i.Einer der wesentlichsten Unterschiede der beiden Prozessorgenerationen „32-Bit“ und „64-Bit“ ist also der bereits angesprochene maximal ansteuerbare Arbeitsspeicher. Die Breite des Adressbusses, nicht die des Datenbusses, bestimmt jedoch die Größe des Adressraums.

Dies ermöglicht überlappenden Zugriff (Interleaved) bei Burst-Zugriffen.Der Bus moderner Computer vom Cache zum Arbeitsspeicher wird schnell ausgeführt, also mit hoher Taktrate und Datenübertragung bei steigender und fallender Taktflanke (DDR: Double Data Rate). Er ist synchron und mit großer Wortbreite, z. B. 64 Bit pro Adresse. Werden mehrere Speichersteckplätze auf der Hauptplatine eines PCs eingesetzt, so werden aufeinander folgende Adressen in verschiedenen Steckplätzen gespeichert.

Bei Burst-Zugriffen sind die Daten der folgenden Adressen dann bereits im Schieberegister und können mit sehr geringer Zugriffszeit von diesem gelesen werden (EDO: Extended Data Out). Beim ersten Zugriff wird ein schnelles, internes 1024-Bit-Register mit den Daten einer Zeile gefüllt.Innerhalb der Speicherchips werden ganze Adresszeilen in Schieberegistern gespeichert. Ein 1 Megabit-Chip kann zum Beispiel 1024 Zeilen mit 1024 Bits haben.

Durch diese Maßnahmen ist es möglich, die mittlere Zugriffszeit pro Bit drastisch auf unter eine Nanosekunde zu verringern, obwohl der Zugriff auf ein bestimmtes Bit im Speicher immer noch mehrere 100 Nanosekunden beträgt.